BSL Equipment
Accueil / Test de Taux d'Erreur Binaire / Keysight M8061A Multiplexeur 2:1

Keysight M8061A Multiplexeur 2:1

Keysight M8061A 2:1 Multiplexer

Keysight · Modèle : M8061A Sur commande
Keysight M8061A Multiplexeur 2:1
Demander un devis

Le multiplexeur Keysight M8061A 2:1 étend les générateurs de motifs J-BERT à 32 Gb/s avec de-emphasis optionnel, superposition d'interférence et injection de gigue Clock/2 pour la caractérisation de l'interface série.

Modèle M8061A
Fabricant Keysight
Catégorie Test de Taux d'Erreur Binaire
Disponibilité Sur commande

Présentation

Le Keysight M8061A est un multiplexeur 2:1 avec de-emphasis optionnel conçu pour étendre la capacité de débit de données des générateurs de motifs J-BERT M8020A et J-BERT N4903B. Il permet aux ingénieurs R&D et de test de caractériser les interfaces série jusqu'à 32,0 Gb/s avec des fonctionnalités avancées de conditionnement de signal, notamment le de-emphasis calibré, la superposition d'interférence et l'injection de gigue.

Caractéristiques principales

  • Étend le débit de données du J-BERT M8020A jusqu'à 32 Gb/s et du J-BERT N4903B jusqu'à 28,4 Gb/s
  • Quatre taps de de-emphasis calibrés, extensibles à huit taps (optionnel)
  • Superposition interne d'interférence pour le mode commun et le mode différentiel
  • Capacité d'injection de gigue Clock/2
  • Transparent à la gigue générée par J-BERT M8020A et N4903B
  • Support d'arrêt électrique
  • Contrôle via USB depuis l'interface utilisateur J-BERT
  • Format module AXIe 2 slots

Applications

  • Test des transcepteurs optiques : 100GBASE-LR4, -SR4, -ER4
  • Caractérisation du récepteur Fibre Channel 32G
  • Test de l'interface SERDES et puce à puce
  • Vérification de la conformité à la norme OIF CEI
  • Test des interfaces de rétroplan et de câble : 100GBASE-KR4, -CR4
Application Examples for M8061A Optical transceivers such as 100GBASE-LR4, -SR4 and -ER4, 32G Fibre Channel SERDES and chip-to-chip interfaces, such as OIF CEI Backplanes, cables, such as 100GBASE-KR4, -CR4
Emulate transmitter De-Emphasis with up to 8 taps Many multi gigabit serial interfaces use transmitter de-emphasis to compensate for electrical signal degradations caused by printed circuit boards or cables between the transmitter and the receiver ports. R&D and test engineers who need to characterize receiver ports under realistic and worst case conditions require a pattern generator that allows to accurately emulate transmitter de-emphasis with adjustable multi-tap de-emphasis levels. The M8061A can be used in combination with J-BERT M8020A
Keysight M8061A Multiplexeur 2:1

Demander un devis

Keysight M8061A Multiplexeur 2:1

Réponse sous 24 heures
Sans engagement
Communication directe

En soumettant ce formulaire, vous acceptez le traitement de vos données personnelles conformément à notre politique de confidentialité.